项目概况：

本项目是用28纳米FPGA器件实现了一枚《万兆网络多核处理器》SOC芯片。该芯片目标客户是路由器、交换机、防火墙网络设备整机厂商和网络技术科研、监管机构。该芯片用于拓展网络带宽到10Gbps，支持Open Flow协议，兼容IPV4/IPV6协议，是SDN控制器的基础载体，NFV的运行平台。该芯片是互联网产业的核心器件、重要的战略物资，国内空白，国家急需。该项目的产业化包含SOC芯片推广，FPGA→ASIC转化、网络设备整机生产3部分。适合创办的企业为Fabless模式集成电路芯片设计为主和网络装备整机生产为辅的电子信息类股份制高科技企业。

技术特点：

 1.多核处理器设计技术。对于任务单一，重复量大的工作，采用多核处理器结构是理想的设计方法。项目团队拥有3项多核处理器设计专利，设计的多核处理器通过了测试程序的运行测试。

2.片上万兆网络光纤接口技术。设计片上万兆MAC、PMA、PCS、PHY高速网络通道，10Gbps光纤接口SFP+。根据设计载体FPGA芯片资源，万兆光纤接口通道8-64个可扩充。

3.片上交换矩阵技术。大数据高速交换需要交换矩阵，使其不出芯片就可以交换到不同MAC 接口。实现片上交换矩阵的关键是，万兆MAC要集成在芯片上，交换协议处理由分布式多核处理器实施处理。片上矩阵吞吐量在80Gbps-640bps可设置。

4.双可编程②技术。是指硬件可编程和软件可编程。软件可编程兼容IPV4/IPV6，TCP/IP协议，支持Open Flow 1.4版协议，支持SDN控制器载体，NFV运行平台。硬件可编程是基于高速可编程器件，是硬件重构、小批量生产、ASIC转换、万兆网络多核处理器芯片的方法，这种方法是在集成电路产业环境较差，研发财力投入不足的条件下，巧妙的回避了ASIC设计风险，是实现本项目SOC芯片批量生产的一种捷径，是一种性价比优越的芯片产业化实现方法。

主要指标：

1. 一个管理CPU，8-64个网络专用CPU，可配置、可重构、可扩展。 

2. 32K 指令缓存，32K 数据缓存，支持多级中断。32位数据宽度，支持linux OS。支持Open Flow 协议，兼容TCP/IP协议。

3. 片上集成了512M DDR3和12M FLASH 控制器。通用I/O接口，JTAG接口。

4. 10GbE 万兆光纤接口（8-64个），10M/100M/1000M以太网接口个数可编程扩展，

5. 片上交换矩阵，单通道交换速率10Gbps, 8-64交换通道可扩展。

6. 吞吐量80G ~ 640G，可设置。

市场前景：

下一代移动互联网的公共云计算和企业超级云，社交网络的IP视频流、IP音频流呈现爆炸式发展。未来5年内,以 10/40/100G为基础带宽的超高速网络互联技术和具有10/40/100G端口的宽带网络处理器市场保持170%的复合增长率。

在美国网络监控丑闻引起的世界范围内网络信息安全危机持续发酵之时，在我国产业互联网浪潮风起云涌之际，在移动互联网普及、推广、发展的开端，在国际互联网学术机构、研究部门、学会协会推动SDN/NFV下一代网络创新思潮的关键时刻，在《国家集成电路产业发展推进纲要》推出之时，经过多年研发的《万兆网络多核处理器》SOC芯片推出正当时，对提高网络带宽，对SDN/FNV的推广，对下一代网络创新，都是及时的，必需的。在这一波互联网创新大潮中，该项目必定有它应该得到的市场地位和经济收益。

美国斯坦福大学(Stanford University)教授，网络专家 Nick McKeown 预期，未来十年将有一个新品种网络处理器取代目前路由器与交换器中使用的ASIC。

文献出处：[8] http://network.51cto.com/art/201304/391542.htm

Linley Group资深分析师Jag Bolaria说， FPGA 在相对高阶的市场较具优势，例如核心光纤网络。越来越多的通信设备商选择采用 FPGA 作为系统核心，以取代 ASIC 与 ASSP。文献出处：http://www.eet-china.com/ART_8800682667_617685_NT_8c197d33_2.HTM

投资预算及效益：

投资预算：1000万；预期效益：1-3亿元；企业员工：100人左右；

加工生产场地：2000㎡厂房及配套基础设施；

加工设备：计算机、电子设计、加工、测试仪器、生产设备等；

经济效益：销售量在10000(片/台)/年以上；

社会效益：《万兆网络多核处理器》SOC芯片，打破国际封锁，改善了缺“芯”局面。产品改善人们信息沟通效率，提高网络带宽水平。预计5年间，纳税5000万元左右,为社会解决100多个就业岗位。